晶体管与集成器件

Learning objectives / 学习目标

学完后能够：由结偏置说明 BJT 的注入、输运与收集；从 MOS 电容的表面反型推导长沟道 MOSFET 三极区与饱和区关系；围绕 Q 点建立含 \(g_m\) 与 \(r_o\) 的小信号模型；读出 CMOS 反相器连接、VTC、噪声容限和动态能量账本；定量比较短沟道、隧穿、亚阈值、散热和 Landauer 极限。

Prerequisites / 先修知识

需要 Junctions and Diodes 中的 p–n 结偏置、少数载流子注入与二极管 I–V，以及电容、KCL/KVL、负载线和一阶 Taylor 展开。量子力学只在隧穿与微型化边界处调用，本课主体采用终端器件模型。

Scope and conventions / 范围与约定

采用 SI。NPN 以发射极为公共参考，\(V_{BE}=V_B-V_E\)、\(V_{CE}=V_C-V_E\)，常规电流按流入集电极和基极为正。NMOS 以源极为参考，\(V_{GS}=V_G-V_S\)、\(V_{DS}=V_D-V_S\)，\(I_D>0\) 从漏端流入；长沟道方程只用于 \(V_{GS}>V_T\)。小信号量用小写带波浪或下标表示，直流工作点用大写。CMOS 逻辑电源为 \(V_{DD}\)、地为 0，节点能量按电源—电容—热浴边界记账。短沟道、弹道输运、强反型以外和高频寄生均显式标为模型边界。

Notation and modeling contract / 符号与建模契约

1. Bipolar-junction transistor / 双极结型晶体管

Knowledge ID: P09-U04-L03-K01

NPN BJT 的发射结正偏把电子注入薄、轻掺杂基区，反偏集电结将尚未复合的电子扫入集电极。电流连续性给 \(I_E=I_C+I_B\)；有源区常写 \(I_C\approx I_Se^{V_{BE}/V_T}\)，\(\beta=I_C/I_B\) 受器件和工作点影响。饱和时两结均正偏，\(I_C=\beta I_B\) 不再成立。

两结偏置与三端电流账本

NPN 的 emitter 并不是与 collector 对称的两个 n 区：发射极重掺杂以提高电子注入效率，base 轻掺杂且薄以减少复合，collector 则承受反偏电场。forward-active 时 BE 结正偏、BC 结反偏；改变 \(V_{BE}\) 主要改变注入边界浓度，改变 \(V_{CE}\) 则主要改变收集与有效基宽。实验上先画集电极负载线 \(V_{CE}=V_{CC}-I_CR_C\)，再与不同 \(I_B\) 的输出曲线求交，才能判断有源、截止或饱和；单独计算 \(\beta I_B\) 不能越过外部电路允许的最大电流。测得 \(I_E-I_C-I_B\) 应在不确定度内为零，这是电荷守恒的直接检查。温度升高会显著改变 \(V_{BE}\) 与漏电，\(\beta\) 也随电流和器件批次变化，因此设计应依靠偏置反馈而非假定一个固定放大倍数。

发射结正偏使基区边界少数电子浓度按 \(e^{V_{BE}/V_T}\) 增长；薄基区中多数电子在复合前到达反偏集电结。令共基电流增益 \(\alpha_F\) 表示被收集比例，则

\[I_C\approx\alpha_F I_E\approx I_Se^{V_{BE}/V_T},\qquad \beta=\frac{I_C}{I_B}=\frac{\alpha_F}{1-\alpha_F}.\]

图 1–2 对应注入与收集。forward-active 要求 BE 正偏、BC 反偏；截止时 BE 未正偏，饱和时两结均正偏且负载线限制 \(I_C\)，不能继续用固定 \(\beta\)。\(\beta\) 无量纲且随电流、温度和器件变化，不能当材料常数。

基区宽度必须小于少数载流子扩散长度才有较高 \(\alpha_F\)；基区复合增大会同时提高基极电流并降低 \(\beta\)。Early effect 使集电结反偏改变有效基宽，因此真实有源区 \(I_C\) 对 \(V_{CE}\) 仍有小斜率。

2. Field-effect transistor / 场效应晶体管

Knowledge ID: P09-U04-L03-K02

MOSFET 的金属—氧化物—半导体栅形成电容；当 \(V_{GS}>V_T\)，表面反型产生沟道。长沟道渐近式在线性区含 \(V_{DS}\)，饱和区 \(I_D\approx(\mu C_{ox}/2)(W/L)(V_{GS}-V_T)^2\)。栅氧几乎无直流电流，但有充放电电流和隧穿漏电。短沟道速度饱和会削弱平方律。

从 MOS 电容到沟道电流

场效应首先发生在 gate–oxide–semiconductor 电容中：栅压通过氧化层电场改变半导体表面势，依次可出现积累、耗尽和反型。只有反型层把 source 与 drain 连成导电沟道后，横向 \(V_{DS}\) 才驱动漏电流；“栅极不取直流电流”不等于栅极没有电容电荷。长沟道输出族应在小 \(V_{DS}\) 处近线性，并在 \(V_{DS}=V_{GS}-V_T\) 处与平方律饱和值连续且斜率趋零。若实测饱和区仍有有限斜率，可用 channel-length modulation 描述 \(r_o\)；若饱和电流对过驱动接近一次而非二次，常提示速度饱和。氧化层变薄虽提高 \(C_{ox}\) 和栅控制，却会增大隧穿漏电与可靠性压力，这一权衡不能从理想平方律看出。

栅氧电容每单位面积 \(C_{ox}=\varepsilon_{ox}/t_{ox}\)。超过阈值后，反型层局部面电荷近似 \(Q_i(x)=-C_{ox}[V_{GS}-V_T-V(x)]\)；漂移电流沿沟道积分得到

\[I_D=\mu C_{ox}\frac{W}{L}\left[(V_{GS}-V_T)V_{DS}-\frac{V_{DS}^2}{2}\right].\]

当漏端 \(V_{DS}=V_{GS}-V_T\) 发生 pinch-off，长沟道模型给 \(I_{D,sat}=\mu C_{ox}(W/2L)(V_{GS}-V_T)^2\)。这些式要求渐变沟道、恒定迁移率与忽略接触电阻；短沟道速度饱和和沟道长度调制会改变图 4–5 的理想曲线。

阈值电压包含功函数差、氧化层电荷、耗尽电荷与两倍体势，不只是“打开沟道”的任意旋钮。若衬底与源电势不同，body effect 会改变 \(V_T\)；这是四端 MOSFET 与简化三端符号之间的重要边界。

3. Amplification, switching, and biasing / 放大、开关与偏置

Knowledge ID: P09-U04-L03-K03

放大器把晶体管偏置在响应曲线斜率有限且有摆幅余量的区域，小信号跨导 \(g_m=\left.\partial I_D/\partial V_{GS}\right|_{V_{DS},Q}\) 把输入电压变化转换为电流变化。开关则在截止与导通间切换，关注噪声容限、延迟和能耗。偏置不是无用直流：它决定线性化点；大信号越界会削顶或饱和。

Q 点、线性化与有效小信号拓扑

偏置先确定静态 \(Q=(V_{GSQ},V_{DSQ},I_{DQ})\)，小信号模型才是在该点附近对非线性 I–V 的局部切线。对 NMOS，控制量 \(v_{gs}\) 产生从 drain 指向 source 的受控电流 \(g_mv_{gs}\)；输出电阻 \(r_o\) 必须跨接在 drain 与 source 之间，与受控源并联，而不是串接成两个抽象圆。接上漏电阻后，\(v_{gs}\) 增大使 \(i_d\) 增大、漏电压下降，所以共源增益带负号。线性工作要求输入摆幅不把器件推入截止或三极区，同时还要检查 \(g_m\) 的偏置依赖和 \(r_o\) 对增益的限制。频率升高时 \(C_{gs}\)、\(C_{gd}\) 与负载电容引入极点，静态 \(-g_m(R_D\parallel r_o)\) 不能直接当作全频增益。

在静态工作点 \(Q\) 附近写 \(v_{gs}=V_{GSQ}+\tilde v_{gs}\)，Taylor 展开只保留一阶：

\[i_d\approx I_{DQ}+g_m\tilde v_{gs},\qquad g_m=\left.\frac{\partial I_D}{\partial V_{GS}}\right|_Q.\]

带漏电阻的共源级在忽略输出电阻时 \(A_v\approx-g_mR_D\)，负号来自电流增大使漏电压下降。图 6 的负载线与器件曲线交点给 Q 点；摆幅过大跨入截止或三极区就削顶。开关设计则故意跨区，评价导通电阻、延迟和噪声容限，不能拿小信号增益描述完整翻转。

小信号模型还可加入输出电阻 \(r_o\) 与寄生电容，增益变为约 \(-g_m(R_D\parallel r_o)\)，高频则出现极点。线性化要求 \(\lvert\tilde v_{gs}\rvert\) 足够小，使二阶项相对一阶项可忽略。

4. CMOS logic and device scaling / CMOS 逻辑与器件缩放

Knowledge ID: P09-U04-L03-K04

CMOS 反相器用互补 nMOS/pMOS，使稳定逻辑 0 或 1 时理想上总有一管截止。翻转时负载电容充放电，平均动态功率 \(P\approx\alpha C_LV_{DD}^2f\)。缩小尺寸增加密度并减小单节点电容，但互连、漏电、阈值波动和散热不按同一比例改善。Dennard scaling 是历史近似，不是无限缩放定律。

互补连接、VTC 与能量账本

CMOS 反相器的 pMOS source 接 \(V_{DD}\)、nMOS source 接 GND，两只 gate 共接为 input，两只 drain 共接为 output；output 绝不能再被导线短接到地。低输入使 pMOS 导通、nMOS 截止，输出充到 \(V_{DD}\)；高输入交换两管状态，输出放到 0。电压转移曲线 VTC 描述静态 \(V_{out}(V_{in})\)，其陡峭翻转区决定增益和噪声容限，不能把这张图称作动态功率图。动态能量必须另做电容账本：每次 0→1，电源提供 \(C_LV_{DD}^2\)，其中一半存于电容、一半在上拉网络耗散；随后 1→0，原存能也在下拉网络转为热。活动因子统计充电事件频率，真实总功率还包括短路和漏电项。

CMOS 反相器稳态时理想上只有一管导通，静态直流近零；翻转给负载电容充电所取能量为 \(C_LV_{DD}^2\)，其中一半存入电容、一半在通道耗散，放电时存能也耗散。故活动因子为 \(\alpha\) 时

\[P_{dyn}=\alpha C_LV_{DD}^2f,\qquad t_p\sim\frac{C_LV_{DD}}{I_{on}}.\]

图 8–9 将互补结构与转移曲线对应。缩放虽减小 \(C_L\)，但降低 \(V_{DD}\) 会减小过驱动并增加延迟；互连电容、漏电和工艺波动也不按理想 Dennard 比例变化。能量式是每次 0→1→0 活动的平均账本，不包含短路电流与静态漏电。

这里 \(\alpha\) 是每个时钟周期发生充放电的节点概率，而不是材料常数；若只发生 0→1 跳变，电源提供 \(C_LV_{DD}^2\)，其中 \(C_LV_{DD}^2/2\) 留存在电容，随后 1→0 时全部转为热。真实总功率还要加 \(P_{leak}=I_{leak}V_{DD}\) 与输入同时翻转时的短路项。缩短沟道若提高 \(I_{on}\) 可减小门延迟，但互连的分布电阻—电容延迟可能接管临界路径，因此“晶体管更小必然系统更快”并不是可无限外推的结论。

5. Quantum and thermal limits of miniaturization / 微型化的量子与热学极限

Knowledge ID: P09-U04-L03-K05

栅变短会产生 drain-induced barrier lowering 和源漏直接隧穿；氧化层变薄增加栅隧穿；少量离散掺杂原子带来统计波动。散热受功率密度和界面热阻限制。Landauer \(k_BT\ln2\) 只适用于逻辑不可逆的一比特擦除的最低热代价，远低于实际开关能且不限制可逆逻辑同样方式。量子限制并非只有不确定性原理一个口号，而是具体势垒、波函数穿透和能级离散。

多个缩放极限必须分别量化

微型化不是遇到一个统一的“量子墙”。沟道变短会让 drain 电势削弱 source 势垒（DIBL），当长度接近平均自由程时漂移—扩散转为准弹道输运；氧化层和势垒变薄则使隧穿概率按 \(e^{-2\kappa d}\) 指数上升。室温亚阈值摆幅的玻尔兹曼下限约 \(60\,\mathrm{mV/dec}\)，限制用较小栅压获得同样开关比，但不等同于 Landauer 擦除能。散热还由功率密度、互连与界面热阻决定。比较技术时应分别报告长度、势垒、开关比、误码率、时钟速率和热浴温度；仅把 \(k_BT\ln2\) 与一次 \(C_LV_{DD}^2\) 数值并列，而不声明“逻辑不可逆擦除”这一系统边界，会把信息论下限误作晶体管端口定律。

室温 MOSFET 的亚阈值摆幅满足 \(S=(d\log_{10}I_D/dV_G)^{-1}\ge(k_BT/q)\ln10\approx60\ \mathrm{mV/dec}\)，其来源是热分布而非仪器分辨率。势垒厚度变小还使隧穿概率近似 \(T\sim e^{-2\kappa d}\) 急升。不可逆擦除一比特的 Landauer 下限为

\[E_{\mathrm{min}}=k_BT\ln2,\]

但它不等同于普通 CMOS 每次充放电的 \(C_LV_{DD}^2\)，也不禁止逻辑可逆过程以不同方式接近低耗散。短沟道还有 DIBL、离散掺杂波动和界面热阻；图 10 的尺度箭头因此代表多种限制并发，而不是单一“量子极限”。弹道或相干器件需采用 Landauer 输运公式，经典漂移模型在沟道长度接近平均自由程时失效。

Original diagrams / 原创图示

图 1 以 NPN structure 为教学对象；坐标、箭头与正文符号约定一致。

图 2 以 BJT carrier flow 为教学对象；坐标、箭头与正文符号约定一致。

图 3 是真正的 MOS capacitor：只有 gate、oxide 与连续 semiconductor/back contact；栅场在界面诱导反型电荷，没有 source 或 drain 端。

图 4 以 NMOS channel 为教学对象；坐标、箭头与正文符号约定一致。

图 5 按长沟道分段式绘出输出族：每条曲线在 \(V_{DS}=V_{OV}\) 连续进入平方律饱和值；虚线是区间边界，而非经验指数拟合。

图 6 以 bias point 为教学对象；坐标、箭头与正文符号约定一致。

图 7 给出有效 NMOS 小信号输出拓扑：受控电流源 \(g_mv_{gs}\) 与 \(r_o\) 同跨 drain–source；外接负载后才由 KCL 求增益。

图 8 的 pMOS source 接 \(V_{DD}\)、nMOS source 接 GND；两 gate 共用 \(V_{in}\)，两 drain 只在 \(V_{out}\) 相接，输出没有被短接到地。

图 9 是归一化 CMOS voltage-transfer characteristic（VTC），只表达静态输入—输出关系与翻转区；它不是功率曲线。

图 10 上半给出独立于 VTC 的电容充放电能量账本；下半把短沟道、隧穿、散热与不可逆擦除列为不同缩放边界，避免混成单一“量子极限”。

Worked Examples / 完整例题

Worked Example 1 — BJT 负载线与饱和判断

已知与任务： 共射 NPN 的 \(V_{CC}=5.00\,\mathrm V\)、\(R_C=4.80\,\mathrm{k\Omega}\)、基极电流 \(I_B=20.0\,\mu\mathrm A\)；数据表在该电流附近给有源区 \(\beta=100\)，并取 \(V_{CE(sat)}=0.200\,\mathrm V\)。判断工作区并求实际 \(I_C,V_{CE}\)。
研究对象与系统边界： 系统包括晶体管集电—发射端、集电电阻和直流电源；基极驱动器只规定 \(I_B\)，不计其内部能量。发射极接地，电源与电阻共同给出外部负载线。
参考系与正方向： \(V_{CE}=V_C-V_E>0\)；\(I_C\) 从 \(V_{CC}\) 经 \(R_C\) 流入 collector 为正。沿集电回路应用 KVL：\(V_{CC}=I_CR_C+V_{CE}\)。
模型与理由： 先假设 forward-active，用 \(I_C=\beta I_B\) 产生候选点；再检查该点是否落在负载线允许区域。若候选电流超过 \(V_{CE}\ge V_{CE(sat)}\) 时的上限，则改用饱和近似，而不能继续强迫固定 \(\beta\)。
方程与计算： 有源候选为 \(\beta I_B=2.00\,\mathrm{mA}\)，它要求 \(V_{CE}=5.00-(2.00\,\mathrm{mA})(4.80\,\mathrm{k\Omega})=-4.60\,\mathrm V\)，与电源极性矛盾。负载线在饱和端允许 \[I_{C,\mathrm{sat}}=\frac{V_{CC}-V_{CE(sat)}}{R_C} =1.00\,\mathrm{mA}.\] 所以实际 \(I_C\approx1.00\,\mathrm{mA}\)、\(V_{CE}\approx0.200\,\mathrm V\)；强迫电流增益为 \(I_C/I_B\approx50.0\)。
单位与有效数字： \(\mathrm{V/\Omega=A}\)；电流和电压均保留三位有效数字。
量纲、区域与物理解释： 求得的点严格满足 \(5.00\,\mathrm V=(1.00\,\mathrm{mA})(4.80\,\mathrm{k\Omega})+0.200\,\mathrm V\)。若 \(I_B\) 减小到 \(5\,\mu\mathrm A\)，有源候选仅 \(0.5\,\mathrm{mA}\) 并可落在负载线上；这说明“饱和”由晶体管和外部负载共同决定，\(\beta\) 不是饱和区定律。

Worked Example 2 — 长沟道 NMOS 的工作区、电流与跨导

已知与任务： 一只长沟道 NMOS 有 \(K=\mu C_{ox}W/L=1.00\,\mathrm{mA\,V^{-2}}\)，过驱动 \(V_{OV}=V_{GS}-V_T=0.500\,\mathrm V\)，施加 \(V_{DS}=0.800\,\mathrm V\)。忽略沟道长度调制，求工作区、\(I_D\) 与 \(g_m\)。
研究对象与系统边界： 系统是 gate、drain、source 三端器件；body 与 source 等势。栅极电源建立反型层，漏源电源提供沟道功率；不计接触电阻、亚阈值电流和寄生电容。
参考系与正方向： source 为 0 V，\(V_{GS},V_{DS}>0\)；常规 \(I_D\) 从 drain 流向 source 为正。区间边界按 \(V_{DS}\) 与 \(V_{OV}\) 比较。
模型与理由： \(V_{DS}=0.800\,\mathrm V\ge V_{OV}=0.500\,\mathrm V\)，漏端已达到 pinch-off，因此采用 gradual-channel 长沟道饱和平方律；题目明确忽略 \(\lambda\)，所以输出电流不再随 \(V_{DS}\) 增加。
方程与计算： \[I_D=\frac12 K V_{OV}^2 =\frac12(1.00\,\mathrm{mA\,V^{-2}})(0.500\,\mathrm V)^2 =0.125\,\mathrm{mA}.\] 在保持 \(V_{DS}\) 足够大和工作区不变时，\(g_m=\partial I_D/\partial V_{GS}=KV_{OV}=0.500\,\mathrm{mS}\)。
单位与有效数字： \(K V^2\) 给 mA，\(K V\) 给 \(\mathrm{mA/V=mS}\)；结果为 \(0.125\,\mathrm{mA}\) 与 \(0.500\,\mathrm{mS}\)。
量纲、区域与物理解释： 饱和边界代入三极区式 \(K(V_{OV}V_{DS}-V_{DS}^2/2)\) 同样给 \(KV_{OV}^2/2\)，故图 5 在边界连续。若实际短沟道器件测得近线性 \(I_D\propto V_{OV}\)，应考虑速度饱和，而不能从本题平方律外推。

Worked Example 3 — CMOS 活动因子与节点能量账本

已知与任务： CMOS 节点有 \(C_L=10.0\,\mathrm{fF}\)、\(V_{DD}=1.00\,\mathrm V\)、时钟频率 \(f=1.00\,\mathrm{GHz}\)，每周期发生 0→1 充电的概率 \(\alpha=0.100\)。求一次完整充放电活动从电源取得的能量、两阶段热耗散和平均动态功率。
研究对象与系统边界： 系统包含电源、互补上拉/下拉网络、负载电容和恒温热浴；逻辑驱动只决定事件次数。忽略漏电与两管短时同时导通的短路电流，从而隔离纯电容动态项。
参考系与正方向： 电源向电路送出的能量为正；节点 0→1 是充电事件，1→0 是随后放电。\(\alpha f\) 只计每秒 0→1 次数，不再为同一循环额外乘二。
模型与理由： 理想电压源经有阻通道给电容充电。电源在 0→1 过程提供 \(C_LV_{DD}^2\)，其中 \(\tfrac12C_LV_{DD}^2\) 留在电容、另一半成为热；放电时存能全部成为下拉网络热。
方程与计算： 每次活动从电源取得 \[E_{\mathrm{supply}}=C_LV_{DD}^2=1.00\times10^{-14}\,\mathrm J.\] 充电热和放电热各为 \(5.00\times10^{-15}\,\mathrm J\)，完整循环总热仍为 \(1.00\times10^{-14}\,\mathrm J\)。事件率 \(\alpha f=1.00\times10^8\,\mathrm{s^{-1}}\)，故 \(P_{\mathrm{dyn}}=\alpha fE_{\mathrm{supply}}=1.00\,\mu\mathrm W\)。
单位与有效数字： \(\mathrm{F\,V^2=C\,V=J}\)，再乘 \(\mathrm{s^{-1}}\) 得 W；能量与功率均保留三位有效数字。
能量守恒与物理解释： 充电结束时电容只存 \(5.00\,\mathrm{fJ}\)，并不违反电源提供 \(10.0\,\mathrm{fJ}\)，差额已在上拉通道耗散；放电后存能归零且又产生 \(5.00\,\mathrm{fJ}\) 热。若 \(\alpha=0\)，动态项为零，但真实芯片仍可能有静态漏电。

Worked Example 4 — Landauer 热浴下限与 CMOS 开关能比较

已知与任务： 一个逻辑操作把未知的一比特不可逆地复位为 0，信息载体与 300 K 热浴接触。求最小向热浴排出的热，并与 Worked Example 3 的 \(1.00\times10^{-14}\,\mathrm J\) 节点活动能比较。
研究对象与系统边界： 系统边界包含被擦除的一比特及温度固定为 300 K 的热浴；控制器最终不保留原比特的副本。这个边界是 Landauer 命题的关键，不把某个具体 MOSFET 的端口功率直接等同于信息热。
参考系与正方向： 向热浴排出的热量取正；本题没有空间电流方向。温度以绝对温标 K 表示，能量先用 J，再换算 eV。
模型与理由： 一比特从两个等概率逻辑态压缩到一个状态，信息熵减少 \(k_B\ln2\)；等温且准静态的理想不可逆擦除至少向热浴释放 \(T\Delta S=k_BT\ln2\)。实际有限时间和误码约束只会提高耗散。
方程与计算： \[E_{\min}=k_BT\ln2 =(1.380649\times10^{-23})(300)(0.693) =2.87\times10^{-21}\,\mathrm J.\] 换算得 \(E_{\min}=0.0179\,\mathrm{eV}\)；节点活动能与下限之比为 \(1.00\times10^{-14}/2.87\times10^{-21}=3.48\times10^6\)。
单位与有效数字： \(\mathrm{J\,K^{-1}}\times\mathrm K=\mathrm J\)；温度给三位有效数字，所以报告 \(2.87\times10^{-21}\,\mathrm J\) 和 \(3.48\times10^6\)。
极限、系统边界与物理解释： 在该理想命题中 \(T\to0\) 时热下限趋零，但有限速度、制冷成本和量子控制仍构成其他资源；逻辑可逆运算也不受“每个门都必须耗散 \(k_BT\ln2\)”这一错误说法约束。百万倍差距说明 Landauer 是信息论基准，而非现有 CMOS 翻转能的直接公式。

Lesson synthesis / 全课综合

晶体管建模先问“控制端怎样改变载流子边界条件”：BJT 用正偏发射结注入并由反偏集电结收集，MOSFET 用 MOS 电容的栅场建立反型沟道。随后必须把器件曲线与外部负载联立，确定工作区与 Q 点；只有在 Q 点附近才可用 \(g_m\)、\(r_o\) 线性化。数字电路再把互补管连接成具有 VTC、噪声容限和电容能量账本的 CMOS 门。继续缩放时，应分别比较沟道长度、平均自由程、隧穿长度、热阻和信息擦除边界，而不是把所有失效都归为同一个“量子效应”。

Formula-and-decision table / 公式与决策表

Model boundaries / 模型边界

BJT 的固定 \(\beta\) 模型只适合指定电流、温度和 forward-active 区；Early effect、基区复合、击穿和饱和需更完整模型。MOS 平方律要求长沟道、强反型、渐变沟道、近似恒定迁移率并忽略接触电阻；速度饱和、DIBL、沟道长度调制和量子限域会破坏这些前提。小信号模型只在给定 Q 点和有限频带有效，CMOS 动态式不包含漏电、短路与互连。Landauer 下限要求明确逻辑不可逆性和热浴边界；弹道 Landauer transport 与信息擦除的 Landauer principle 同名但不是同一公式。

Misconception clinic / 误区诊所

1. “BJT 给定 \(I_B\) 就永远有 \(I_C=\beta I_B\)”错误：负载线可能先把器件推入饱和，此时两结均正偏且固定 \(\beta\) 关系失效。
2. “MOS gate 没有直流电流，所以没有电荷”错误：栅、氧化层和半导体形成电容；正是界面电荷建立了反型沟道。
3. “MOSFET 饱和就是电流完全不变”错误：理想长沟道模型如此，真实器件的沟道长度调制使输出曲线仍有斜率并定义 \(r_o\)。
4. “小信号等效图可把 \(g_mv_{gs}\) 与 \(r_o\) 串联”错误：二者都跨接 drain–source，受控源与输出电阻并联。
5. “CMOS 输出接在两管 source 之间”错误：两管 drains 相接为 output，pMOS source 接 \(V_{DD}\)，nMOS source 接 GND，两 gates 共接 input。
6. “VTC 就是动态功率曲线”错误：VTC 是静态 \(V_{out}(V_{in})\)；动态功率来自独立的电容充放电能量与事件率账本。
7. “Landauer 数值就是每个晶体管的最低开关能”错误：它约束的是与热浴耦合的逻辑不可逆一比特擦除。

Practice and retrieval / 练习与提取

1. [K01 状态] BJT 有源区两个结怎样偏置？
2. [K01 边界] 为何饱和区不能用 \(I_C=\beta I_B\)？
3. [K02 推导] 长沟道 NMOS 饱和电流为何随过驱动平方？
4. [K02 边界] 短沟道时平方律为何失效？
5. [K03 定义] 小信号跨导是什么？
6. [K03 误区] 为什么放大器不能把晶体管只设在截止或深饱和？
7. [K04 定量] \(C_L=20\,\mathrm{fF}\)、\(V=0.8\,\mathrm V\)，一次 0→1 从电源取能多少？
8. [K04 概念] CMOS 静态功耗为何理想上小？
9. [K05 定量] 300 K 的 Landauer 能是多少？
10. [K05 边界] Landauer 极限是否等于晶体管翻转最低能？

Exit ticket / 离堂检验

1. 对给定 \(V_{CC},R_C,I_B,\beta\) 的共射 NPN，画负载线并写出判断 cutoff、forward-active、saturation 的顺序，说明为何不能先入为主选 \(\beta I_B\)。
2. 画出正确 CMOS 反相器连接，在旁边分别画 VTC 与一次 0→1→0 的能量账本；指出哪一张图决定噪声容限、哪一张决定 \(\alpha C_LV_{DD}^2f\)。

References and source notes / 参考资料与来源说明

以下直接来源于 2026-08-30 实际打开核验；正文重组表达，图示均依据方程原创。

1. OpenStax, University Physics Volume 3, 9.7 Semiconductor Devices. https://openstax.org/books/university-physics-volume-3/pages/9-7-semiconductor-devices
2. MIT OCW 6.012 Spring 2009, Lecture Notes — BJT regions, biasing, MOSFETs, amplifiers and CMOS. https://ocw.mit.edu/courses/6-012-microelectronic-devices-and-circuits-spring-2009/pages/lecture-notes/
3. MIT OCW 6.012 Fall 2009, Lecture Notes — subthreshold operation, CMOS power, delay and scaling. https://ocw.mit.edu/courses/6-012-microelectronic-devices-and-circuits-fall-2009/pages/lecture-notes/
4. MIT OCW 6.012, Lecture 10 — MOS Caps II; MOSFETs I. https://ocw.mit.edu/courses/6-012-microelectronic-devices-and-circuits-fall-2009/resources/mit6_012f09_lec10/
5. MIT OCW 6.701, Introduction to Nanoelectronics — Part 4: Two Terminal Quantum Wire Devices; Part 7: Fundamental Limits in Computation. https://ocw.mit.edu/courses/6-701-introduction-to-nanoelectronics-spring-2010/6a95133986a8698a55448d60c7834d15_MIT6_701S10_textbook.pdf

Source-to-content map

复习与拓展

向前连接 Junctions and Diodes；向后连接 Microscopic Magnetic Moments。未来可扩展 Boltzmann transport、Kubo formalism、Fermi integrals、Poisson–drift–diffusion numerical solution、heterostructures、quantum transport 与 reliability physics。